التصدير إلى AMD Xilinx باستخدام Vitis AI لنماذج Ultralytics YOLO#

عند تصدير نماذج Ultralytics YOLO26 باستخدام format="xilinx"، تُكمَّم النماذج عبر AMD Quark لتشغيلها على وحدة NPU في أنظمة SoCs التكيفية من AMD Versal AI Edge Series Gen 2، وتصبح جاهزة لمترجم Vitis AI من AMD لإنشاء نموذج .rai. وتتحقق عملية التصدير نفسها من دقة INT8 على أي مضيف قبل النشر.

تُشغّل أجهزة AMD Xilinx كثيراً من الكاميرات الصناعية وأنظمة الرؤية للسيارات والروبوتات والطائرات المسيّرة ومنتجات التصوير الطبي في العالم. وهي تجمع معالجات Arm مع المنطق القابل للبرمجة، وتضم في الأجهزة الأحدث محركات AI مخصصة، ما يتيح لشريحة واحدة التقاط الفيديو ومعالجته مسبقاً وتشغيل الكشف عن الكائنات والاستجابة للنتائج مع زمن استدلال منخفض ويمكن التنبؤ به.

يغطي هذا الدليل التصدير إلى AMD Xilinx، وطريقة ترجمته وتشغيله على لوحة Versal، وعائلات أجهزة AMD Xilinx، وكيفية تشغيل الذكاء الاصطناعي عليها، ومشغّلات Ultralytics YOLO التي يدعمها كل مسرّع.

ما هي AMD Xilinx؟#

ابتكرت Xilinx مجال مصفوفات البوابات المنطقية القابلة للبرمجة ميدانياً (FPGA) في ثمانينيات القرن الماضي، وأصبحت مورداً رائداً لـأنظمة SoC المتكيفة وFPGAs. أكملت AMD استحواذها على Xilinx في فبراير 2022، وتُباع خطوط المنتجات الآن تحت علامة AMD التجارية باسم AMD Zynq وAMD Kria وAMD Versal وAMD Vitis.

المصطلحات والمفاهيم الأساسية#

يستخدم النشر على AMD Xilinx مصطلحات خاصة به. يشرح الجدول أدناه جميع المصطلحات الواردة في هذا الدليل.

عائلات أجهزة AMD Xilinx للذكاء الاصطناعي الطرفي#

تنقسم أجهزة AMD Xilinx المخصصة للذكاء الاصطناعي الطرفي إلى ثلاث عائلات. تستخدم Zynq وKria وحدة DPU في المنطق القابل للبرمجة، بينما تستخدم أجهزة Versal AI Edge التي يتناولها هذا الدليل وحدة NPU على محركات AI.

Zynq UltraScale+ MPSoC#

تجمع كل شريحة Zynq UltraScale+ نظام معالجة Arm، يضم أنوية Cortex-A53 ثنائية (CG) أو رباعية (EG وEV) النوى وأنوية Cortex-R5F للوقت الحقيقي، مع منطق FPGA. وتضيف أجهزة EV برنامج ترميز فيديو H.264/H.265 مدمجاً في العتاد. لتشغيل الشبكات العصبية، يدمج المصممون وحدة DPU في المنطق إلى جانب مسارات الكاميرا والفيديو. وفي الأجهزة الصغيرة، تتنافس DPU على المساحة مع بقية التصميم.

وحدات Kria على شريحة#

تضم وحدة Kria K26 نظام Zynq UltraScale+ MPSoC والذاكرة والطاقة في وحدة جاهزة للإنتاج، ما يجنبك تصميم المعالج والذاكرة والنظام الفرعي للطاقة بنفسك. وتُركّب الوحدة على لوحة ناقلة، إما لوحة مجموعة بدء التشغيل أو تصميمك الخاص. وهي تشغّل مجموعة KV260 Vision AI Starter Kit للكاميرات الذكية ومجموعة KR260 Robotics Starter Kit لـالروبوتات. وبما أن K26 مبنية على Zynq UltraScale+، فهي تستخدم آلية عمل DPU نفسها. وتشمل مجموعة منتجات Kria وحدات أخرى أيضاً، لذا تحقّق من المعالج المستخدم في وحدتك قبل اختيار آلية العمل.

أنظمة Versal SoC المتكيفة#

Versal هي عائلة أنظمة SoC المتكيفة من AMD. وتضيف سلسلتا AI Edge وAI Core فيها محركات AI مدمجة في العتاد إلى جانب أنوية Arm والمنطق القابل للبرمجة، في حين لا تضم بعض سلاسل Versal الأخرى محركات AI. تعمل ملكية NPU الفكرية من AMD على محركات AI والمنطق القابل للبرمجة معاً، وتستهدف Vitis AI مكونات AIE-ML من سلسلة AI Edge، مثل VE2302 وVE2802. وتُعد سلسلة Versal AI Edge (مجموعة التقييم VEK280) وسلسلة Versal AI Edge Gen 2 (مجموعة التقييم VEK385) الهدفين الحاليين من AMD للذكاء الاصطناعي الطرفي ومحور إصدارات Vitis AI الحالية.

كيفية تشغيل AI على أجهزة AMD Xilinx: DPU مقابل NPU#

تتبع معظم عمليات نشر AI على أجهزة AMD Xilinx النمط نفسه. يشغّل المسرّع الطبقات التي يدعمها، ويشغّل CPU Arm المعالجة المسبقة والمعالجة اللاحقة وأي طبقات يتعذر على المسرّع تنفيذها، بينما تنسّق بيئة تشغيل على اللوحة بينهما.

أصدرت AMD جيلين من المسرّعات، لكل منهما سلسلة أدوات وملف نموذج مترجم خاصان به. يتناول هذا الدليل Vitis AI 3.5 لوحدة DPU وVitis AI 6.3 لوحدة NPU؛ راجع وثائق AMD الحالية للاطلاع على الإصدارات الأحدث.

ما تدفق Vitis AI الذي أحتاج إليه؟#

اختر التدفق بحسب الجهاز الموجود على لوحتك:

التصدير إلى AMD Xilinx: تحويل نموذج YOLO#

المهام المدعومة#

يدعم التصدير إلى AMD Xilinx مهام Ultralytics السبع. لا يتوفر التقسيم الدلالي وتقدير العمق إلا في YOLO26، وهي العائلة الوحيدة التي تتضمن هذين الرأسين.

التثبيت#

يعمل التصدير إلى AMD Xilinx على Linux (x86-64 أو ARM64) مع Python من الإصدار 3.11 إلى 3.13، وهي الإصدارات التي يدعمها AMD Quark. كما يترجم التصدير الأول مشغّلات Quark المخصصة، ويتطلب ذلك مترجم C++ مثل g++.

# Install the required package for YOLO
pip install ultralytics

يُثبّت AMD Quark تلقائيًا من PyPI عند أول عملية تصدير. لتثبيت تبعيات التصدير مسبقًا:

pip install "ultralytics[export-xilinx]"

لتثبيت المستودع في وضع قابل للتحرير، استبدل "ultralytics[export-xilinx]" بـ -e ".[export-base,export-xilinx]". لإعادة إنشاء بيئة Python 3.12 وتصدير اختبار الدخان المستخدمين في CI، شغّل أداة إنشاء البيئة الحالية من جذر المستودع:

ULTRALYTICS_ISOLATED_VENVS="$PWD/.venvs" python .github/scripts/create-export-env.py --env isolated-xilinx

الاستخدام#

يدعم تنسيق AMD Xilinx أوضاع التصدير والتنبؤ والتحقق. في غياب AMD Vitis AI Execution Provider، ينفّذ التنبؤ والتحقق النموذج المكمّم باستخدام ONNX Runtime على CPU، ما يتيح قياس دقة INT8 على أي مضيف. وعندما يوفر ONNX Runtime المكوّن VitisAIExecutionProvider، كما هو الحال على لوحة Versal AI Edge Series Gen 2، تختاره Ultralytics تلقائيًا.

from ultralytics import YOLO

# ⁨تحميل نموذج YOLO26⁩
model = YOLO("yolo26n.pt")

# ⁨التصدير إلى تنسيق AMD Xilinx للوحة VEK385 (يُفرض quantize=8 تلقائيًا)⁩
model.export(format="xilinx")  # creates 'yolo26n_xilinx_model/'

from ultralytics import YOLO

# ⁨تحميل نموذج AMD Xilinx المُصدّر⁩
model = YOLO("yolo26n_xilinx_model")

# ⁨تنفيذ الاستدلال⁩
results = model("https://ultralytics.com/images/bus.jpg")

from ultralytics import YOLO

# ⁨تحميل نموذج AMD Xilinx المُصدّر⁩
model = YOLO("yolo26n_xilinx_model")

# ⁨التحقق من دقة INT8 على مجموعة بيانات COCO8⁩
metrics = model.val(data="coco8.yaml")

أسماء التنسيقات vitis وvitisai وversal هي أسماء مستعارة لـxilinx.

وسيطات التصدير#

عيّن nms=False لتصدير رأس YOLO26 الخالي من NMS YOLO26 NMS-free head. لا يُدعم NMS المضمن (nms=True)، لأن AMD تدرج NonMaxSuppression ضمن المشغّلات التي قد تجبر النموذج بأكمله على العمل على CPU.

لمزيد من التفاصيل حول عملية التصدير، تفضّل بزيارة صفحة وثائق Ultralytics حول التصدير.

بنية الإخراج#

بعد نجاح التصدير، يُنشأ مجلد للنموذج بالتخطيط التالي:

yolo26n_xilinx_model/
├── yolo26n.onnx          # AMD Quark VINT8 model with the Ultralytics metadata
└── vitisai_config.json   # Vitis AI compiler configuration for the target device

تضيف ترجمة النموذج، كما هو موضح أدناه، ذاكرة تخزين مؤقت للمترجم yolo26n/ إلى الدليل نفسه، وتحتوي على نموذج NPU yolo26n.rai وتقارير الترجمة من AMD مثل final-vaiml-pass-summary.txt.

آلية عمل التصدير#

يتبع التصدير مسار Vitis AI الموثق من AMD لـVersal AI Edge Series Gen 2:

1. تصدير ONNX باستخدام opset 17 وحجم دفعة ثابت يساوي 1.
2. تكميم AMD Quark باستخدام إعداد VINT8 (INT8 متماثل بمقاييس قوى العدد 2)، والخيارات التي تشترطها AMD لترجمة NPU: Int32Bias=False وenable_npu_cnn=True وDedicatedQDQPair=True وQuantizeAllOpTypes=True. تستخدم المعايرة أداة تحميل بيانات معايرة INT8 القياسية في Ultralytics، مع المعالجة المسبقة نفسها المستخدمة للاستدلال: letterbox وRGB والنطاق من 0 إلى 1.
3. الدقة المختلطة: يظل رأس النموذج بدقة الفاصلة العائمة، ويشغّله مترجم Vitis AI بدقة BF16 على وحدة NPU. يؤدي تكميم الرأس إلى INT8 إلى معظم فقدان الدقة، ولذلك يستبعد درس AMD حول YOLOv8m ذيل المعالجة اللاحقة من INT8 للسبب نفسه.
4. إعداد المترجم: يحدد vitisai_config.json الهدف VAIML والجهاز من name.

الدقة#

يقارن الجدول النموذج المُصدّر بدقة INT8 بنموذج ONNX بدقة FP32 على مجموعة التحقق val2017 من COCO (5,000 صورة) بحجم 640؛ ويُشغّل كلاهما باستخدام ONNX Runtime على CPU المضيف. عُيّرت نماذج INT8 باستخدام مجموعة البيانات الافتراضية coco128.yaml؛ وعادةً ما تقلّص المعايرة على صور النشر الخاصة بك الفجوة.

تُشغّل نتائج المضيف هذه النموذج المكمّم باستخدام ONNX Runtime على CPU، وهو خط الأساس الذي تقارن به منهجية الدقة لدى AMD نتائج NPU. وتُظهر نتائج AMD المنشورة لـYOLOv8m على VEK385 النهج نفسه للدقة المختلطة على وحدة NPU:

المصدر: البرنامج التعليمي لـ YOLOv8m على Versal AI Edge Gen 2 من AMD، ويتضمن أيضًا متوسط زمن استدلال قدره 10.69 ms عبر 100 تشغيل لـ VART عند dp_size=1.

الترجمة والتشغيل على Versal AI Edge Gen 2#

الدليل المُصدّر جاهز لمترجم Vitis AI من AMD، الذي ينشئ نموذج .rai القابل للتشغيل على وحدة NPU.

1. إعداد المضيف واللوحة. نفّذ الترجمة على مضيف Linux بنظام x86-64 باستخدام صورة Docker من Vitis AI 6.3 لـVersal AI Edge Gen 2 من AMD وترخيص مترجم AMD AI Engine (راجع صفحة الترخيص لدى AMD). أعدّ VEK385 باستخدام دليل إعداد اللوحة من AMD.

2. الترجمة. أنشئ داخل الحاوية جلسة ONNX Runtime باستخدام Vitis AI Execution Provider، بالطريقة نفسها المستخدمة في دليل الترجمة من AMD. تكتب الجلسة ذاكرة التخزين المؤقت yolo26n/ مع yolo26n.rai في دليل التصدير:

   import onnxruntime as ort
   
   d = "yolo26n_xilinx_model"
   options = {"config_file": f"{d}/vitisai_config.json", "cache_dir": d, "cache_key": "yolo26n", "target": "VAIML"}
   ort.InferenceSession(f"{d}/yolo26n.onnx", providers=["VitisAIExecutionProvider"], provider_options=[options])

   تحقق من yolo26n_xilinx_model/yolo26n/final-vaiml-pass-summary.txt لمعرفة مقدار النموذج الذي يعمل على وحدة NPU. بالنسبة إلى YOLO26n بحجم 640، يضع مترجم Vitis AI 6.3 من AMD نسبة 99.9% من المشغّلات والحسابات على وحدة NPU في VEK385 ضمن قسم واحد.

3. التشغيل على اللوحة. انسخ دليل التصدير إلى VEK385. يحمّل ONNX Runtime مع Vitis AI Execution Provider النموذج المُترجم yolo26n.rai ويشغّله على وحدة NPU، كما يختار YOLO("yolo26n_xilinx_model") هذا المزوّد تلقائيًا عند توفره.

لا تتطلب الترجمة سوى ONNX Runtime من AMD؛ لذا صدّر على أي جهاز Linux وانسخ الدليل إلى الحاوية بدلًا من تثبيت Ultralytics فيها، إذ قد يغيّر ذلك الحزم المثبتة بإصدارات محددة في الحاوية. عندما تكون Ultralytics مثبتة إلى جانب إصدار AMD onnxruntime-vitisai، كما على اللوحة، فإنها تحتفظ بذلك الإصدار بدلًا من استبداله بإصدار onnxruntime القياسي.

توافق نماذج YOLO والمشغّلات المدعومة#

لا يسرّع المسرّع إلا المشغّلات التي ينفذها عتاديًا. عندما يحتوي النموذج على مشغّل غير مدعوم، يوجّه المترجم عادةً ذلك الجزء من الشبكة إلى Arm CPU، وتضيف كل عملية انتقال ذهابًا وإيابًا بين المسرّع ووحدة CPU زمن استجابة. ولا يمكن تقسيم بعض المشغّلات: ففي NPU الخاص بـ Versal AI Edge Gen 2، تدرج AMD مشغّلات مثل NonZero وNonMaxSuppression التي قد تجبر النموذج بأكمله على العمل على CPU. ويُعد دعم المشغّلات العامل الأهم في تحديد مدى جودة أداء نموذج YOLO على عتاد AMD Xilinx.

يوضح الجدول مكان تشغيل كل مشغّل في نموذج YOLO26. يحتوي تصدير ONNX عادي لنموذج YOLO26n على 87 عملية تنشيط SiLU، يُصدّر كل منها بوصفها Sigmoid وMul، إضافة إلى 4 مشغّلات MatMul و2 من مشغّلات Softmax ضمن كتلتي الانتباه فيه: كتلة C2PSA في نهاية العمود الفقري (الطبقة 10)، وكتلة C3k2 المفعّل فيها الانتباه التي تنتج خرج P5 (الطبقة 22).

المصادر: المشغّلات المدعومة في AMD UG1414، ودعم مشغّلات PyTorch، وقوائم المشغّلات المدعومة وتقسيم CPU وغير المدعومة في Versal AI Edge Gen 2. يعتمد الدعم أيضًا على إعداد DPU وأنماط الرسم البياني؛ لذا تحقّق دائمًا من تقرير التقسيم الصادر عن المترجم.

جهّز YOLO26 للعمل على DPU باستخدام Hard-Swish#

لا يدمج DPU في عمليات الالتفاف إلا ReLU وReLU6 وLeakyReLU وHard-Swish وHard-Sigmoid. وHard-Swish تقريب ملائم للعتاد لـ SiLU، ما يجعله البديل الطبيعي. تقبل ملفات YAML الخاصة بنماذج Ultralytics مفتاح activation لتغيير التنشيط الافتراضي لكتل Conv (دليل إعداد YAML للنماذج).

انسخ yolo26.yaml إلى yolo26-hswish.yaml وأضف سطرًا واحدًا ضمن المعلمات:

# Parameters
nc: 80 # number of classes
activation: nn.Hardswish() # default Conv activation, DPU-native
end2end: True # whether to use end-to-end mode

ثم أنشئ النموذج، وانقل أوزان YOLO26 المدرّبة مسبقًا، وأجرِ الضبط الدقيق على مجموعة بياناتك:

from ultralytics import YOLO

# ⁨# أنشئ YOLO26n بتنشيطات Hard-Swish؛ يشير الحرف 'n' في الاسم إلى المقياس nano⁩
model = YOLO("yolo26n-hswish.yaml").load("yolo26n.pt")  # ⁨# انقل الأوزان المدرّبة مسبقًا⁩

# ⁨# اضبط النموذج بدقة ليتكيف مع Hard-Swish⁩
model.train(data="coco8.yaml", epochs=100, imgsz=640)

ليس للتنشيطات أوزان، لذا تُنقل جميع الأوزان المدرّبة مسبقًا. يحتوي رسم ONNX المُصدّر بعد ذلك على 87 مشغّل HardSwish ولا يحتوي على SiLU. استبدل coco8.yaml بـمجموعة بياناتك، وقارن الدقة بنموذج SiLU باستخدام وضع Val قبل النشر.

التعامل مع كتل الانتباه على DPU#

يطبق YOLO26 الانتباه عند أدنى دقة (شبكة 20×20 عند إدخال بحجم 640) في موضعين: كتلة C2PSA في الطبقة 10، وكتلة C3k2 المفعّل فيها الانتباه في الطبقة 22. يحتوي YOLO11 على كتلة C2PSA واحدة. على DPU، تعمل مشغّلات MatMul وSoftmax الخاصة بها على CPU، ما يقسم النموذج إلى رسوم فرعية متناوبة بين DPU وCPU. لديك ثلاثة خيارات:

1. اقبل كتل CPU. عندئذٍ يحتوي .xmodel المُجمّع على رسوم فرعية لوحدة CPU؛ لذا شغّله باستخدام Graph Runner من AMD، الذي ينفذ الرسوم الفرعية لـ DPU وCPU معًا عندما يتوفر تنفيذ على CPU لكل مشغّل؛ وإلا فعليك تنفيذ المشغّلات الناقصة وتسجيلها. حساب الانتباه صغير عند 20×20، لكن كل عملية نقل إضافية بين DPU وCPU تزيد زمن الاستجابة؛ لذا قِس الأداء على لوحتك.

2. استخدم YAML خاليًا من الانتباه. في ملف YAML الخاص بـ Hard-Swish، استبدل طبقة C2PSA بـ nn.Identity حتى تظل فهارس الطبقات التي تستخدمها Concat وDetect صالحة، وعطّل الانتباه في الطبقة 22:

   backbone:
       # ... layers 0-9 unchanged
       - [-1, 1, nn.Identity, []] # 10 C2PSA removed; keeps later layer indices valid
   
   head:
       # ... layers 11-21 unchanged
       - [-1, 1, C3k2, [1024, True, 0.5, False]] # 22 (P5/32-large), attention disabled
       - [[16, 19, 22], 1, Detect, [nc]] # Detect(P3, P4, P5)

   لن يحتوي رسم ONNX المُصدّر عندئذٍ على مشغّلات MatMul أو Softmax. ولن تعود أوزان الانتباه صالحة (تُنقل 624 من أصل 666 وزنًا في YOLO26n)، لذا أطل مدة الضبط الدقيق وقارن الدقة باستخدام وضع Val.

3. استخدم نموذجًا خاليًا من الانتباه مثل YOLOv8، الذي استخدمته AMD في أمثلة DPU الخاصة بها.

في Versal AI Edge Gen 2، تُدرج مشغّلات الانتباه ضمن المشغّلات المدعومة على NPU؛ لذا لا تكون هذه التغييرات ضرورية عادةً. أكّد موضع التنفيذ في تقرير المترجم، لأن AMD تشير إلى أن المشغّلات المدعومة قد تنتقل مع ذلك إلى CPU بسبب قيود الإعداد أو الذاكرة.

لمحة سريعة عن توافق النماذج#

النشر على أهداف AMD Xilinx الأخرى#

تستخدم وحدات DPU في Zynq UltraScale+ وKria ووحدة NPU من الجيل الأول في Versal AI Edge مسارات Vitis AI التي لا ينتجها format="xilinx". درّب باستخدام Ultralytics، ثم أنشئ عنصر النشر الخاص بالهدف باستخدام أدوات AMD ضمن صور Docker لنظام Linux بنظام x86-64. اختر علامة التبويب الخاصة بجهازك:

أعدّ اللوحة باستخدام تصميم عتادي وصورة Linux يتضمنان إعداد المسرّع الذي ترجمه، إلى جانب بيئة تشغيل Vitis AI المطابقة. راجع أدلة إعداد AMD لأهداف Zynq UltraScale+ وKria DPU وVersal AI Edge (VEK280)، ثم انسخ العناصر التي تحتاج إليها بيئة التشغيل:

في DPU، تخزّن مخازن VART المؤقتة قيم INT8 ذات الفاصلة الثابتة: استعلم عن شكل كل موتر ومقياس fix_point، ثم كمّم المدخلات وأزل تكميم المخرجات قبل المعالجة اللاحقة. يعيد Graph Runner مخرجات الرسم البياني الكامل، بينما يعيد مشغّل DPU فقط مخرجات الرسوم الفرعية الوسيطة لـDPU، ويتعين على شيفرتك إكمال حسابها. تستخدم VART-ML على VEK280، افتراضيًا، طرق عرض الموترات العتادية التي قد تختلف أشكالها وأنواع بياناتها وتخطيطات ذاكرتها عن تخطيطات ONNX؛ لذا اضبط أنواع موترات الإدخال والإخراج في المشغّل على طرق عرض CPU أو حوّل التنسيق العتادي بنفسك (راجع نظرة عامة على بنية VART-ML من AMD).

تطبيقات واقعية#

تشيع أجهزة AMD Xilinx في كل مكان يتطلب فيه تشغيل رؤية الذكاء الاصطناعي في الوقت الفعلي، باستهلاك منخفض للطاقة وبالقرب من المستشعر:

• السلامة الصناعية وسلامة مواقع الإنشاء: اكتشف الأشخاص والآلات بالقرب من المعدات الثقيلة، وراقب مناطق العمل باستخدام كشف الكائنات وعدّ الكائنات.
• الرؤية للسيارات والمركبات المخصصة للطرق الوعرة: شغّل الإدراك المعتمد على الكاميرات على مكوّنات مؤهلة للاستخدام في السيارات، دعمًا لـالمركبات ذاتية القيادة وأنظمة مساعدة السائق.
• الكاميرات الذكية وتحليلات الفيديو: اجمع بين التقاط الفيديو وترميزه والاستدلال باستخدام YOLO على شريحة واحدة لأنظمة الأمن وتحليلات الفيديو.
• الرؤية الآلية وفحص الجودة: اقرن التقاط الصور عالي السرعة المعتمد على FPGA مع تجزئة المثيلات أو التصنيف باستخدام YOLO للكشف عن العيوب على خط الإنتاج.
• الروبوتات والطائرات المسيّرة: استخدم وحدات Kria KR260 أو Versal لتقدير الوضعية وكشف الكائنات الموجّهة والملاحة بزمن استجابة حتمي.

الملخص#

يكمّم التصدير باستخدام format="xilinx" نماذج Ultralytics YOLO عبر AMD Quark لوحدات NPU في Versal AI Edge Series Gen 2، ويبقي الرأس بدقة BF16، ويكتب إعداد مترجم Vitis AI بجانب النموذج. تحقّق من دقة INT8 على أي مضيف، وترجم نموذج .rai في صورة Docker لـVitis AI من AMD، ثم شغّله على اللوحة باستخدام ONNX Runtime وVitis AI Execution Provider.

تستخدم أجهزة AMD Xilinx الأقدم مسارات عمل أخرى. تستخدم وحدة DPU في Zynq UltraScale+ وKria سلسلة أدوات Vitis AI 3.5 المجمدة وملفات .xmodel، وتتطلب دوال تنشيط أصلية لـDPU مثل Hard-Swish، كما تنفّذ الانتباه على CPU. أما وحدة NPU من الجيل الأول في Versal AI Edge فتستخدم مسار snapshot، ويعتمد دعم المشغّلات فيها على إصدار Vitis AI ودقته.

لأهداف النشر الأخرى، راجع دليل خيارات نشر النماذج وأفضل ممارسات النشر، وتكاملات المسرّعات مثل Hailo وRockchip RKNN وAxelera.

الأسئلة الشائعة#